
PhySim Electronic Technology Co., Ltd.
常規(guī)FC Bumping深圳中科實(shí)現(xiàn)最小間距80um量產(chǎn);
Micro Bumping實(shí)現(xiàn)40um量產(chǎn),開發(fā)完成25um間距。
晶圓級(jí)封裝
Wafer Level Package
|
||||
---|---|---|---|---|
凸塊
Bumping
|
扇入型晶圓級(jí)封裝
Fan-In WLP
|
扇出型晶圓級(jí)封裝
Fan-Out WLP
|
硅轉(zhuǎn)接板
TSV Interposer
|
直孔晶圓級(jí)封裝
Via Last TSV WLP
|
8”/12”
Cu Pillar
|
8”/12”
1P1M
|
12”
|
MAX
10:100 TSV
Interposer
|
12”
CIS TSV WLP
|
8”/12”
Sn-Ag
|
8”/12”
2P2M
|
8”
MEMS TSV WLP
|
||
12” Au
(Planning)
|
12”
FI TSV WLP
|
|||
12”
u-Bump
|
||||
SiP封裝設(shè)計(jì)/基板設(shè)計(jì)/電、熱、應(yīng)力仿真 | ||||
失效分析試驗(yàn)室 | ||||
可靠性分析實(shí)驗(yàn)室 |